

⌕ Title: **TW0499729B: Method of improving uniformity of oxide layer around trench sidewall and manufacture method of deep trench capacitor**

⌕ Derwent Collar oxide layer formation for trench capacitor production, involves making  
Title: oxidation rates of predetermined orientations existing in sidewall of trench  
equal to each other [\[Derwent Record\]](#)

⌕ Country: **TW Taiwan**

⌕ Kind: **B Patent**<sup>1</sup>

⌕ Inventor: **TSAU, LI-WU; Taiwan**

⌕ Assignee: **NAN YA TECHNOLOGY CORPORATION Taiwan**  
[News, Profiles, Stocks and More about this company](#)

⌕ Published: **2002-08-21 / 2001-03-16**

Filed:

⌕ Application: **TW2001090106222**

⌕ Number:

⌕ IPC Code: **H01L 21/76;**

⌕ ECLA Code: **None**

⌕ Priority: **2001-03-16 TW2001090106222**

Number:

⌕ Abstract: This invention provides a method of improving uniformity of an oxide layer around trench sidewall, which includes: forming a silicon oxide layer and a mask layer sequentially on a single crystal silicon substrate surface formed thereon a trench having a width of w; forming a photoresist layer on the mask layer; removing part of the photoresist layer so that the top surface of the photoresist layer is lower than the top surface of the silicon substrate with a distance d; removing the photoresist layer after removing the exposed mask layer and silicon oxide layer; performing an ion implantation process on the (110) plane or (111) plane so that the oxidation rates of the (110) plane or (111) plane of the silicon substrate on the surface of the trench are the same; and finally performing a local oxidation process to form oxide layer with an uniform thickness on the sidewall of the trench without coverage of the mask layer.

## 中華民國專利公報 [19] [12]

[11]公告編號：499729

[44]中華民國 91 年 (2002) 08 月 21 日

發明

全 4 頁

[51] Int.Cl.<sup>07</sup> : H01L21/76

[54]名稱：改善環繞溝槽側壁之氧化層的均勻度之方法及溝槽電容器的製造方法

[21]申請案號：090106222

[22]申請日期：中華民國 90 年 (2001) 03 月 16 日

[72]發明人：

曹立武

基隆市中和路一六八巷八弄一號一樓

[71]申請人：

南亞科技股份有限公司

桃園縣蘆竹鄉南坎路一段三三六號

[74]代理人：洪澄文 先生

1

2

[57]申請專利範圍：


1. 一種改善環繞溝槽側壁之氧化層的均勻度之方法，包括：  
提供一單晶結構基底；  
於該基底中形成一溝槽，該溝槽之寬度為  $w$ ；  
於該基底表面形成一共形的氧化矽層和一共形的罩幕層；  
於該罩幕層上形成一光阻層；  
移除部份該光阻層，使該光阻層的上表面低於該基底上表面一距離  $d$ ；  
剝除暴露出之該罩幕層和該氧化矽層；  
移除該光阻層；  
進行一離子植入製程，使該溝槽側壁之(110)面和(100)面的該基底具有相同的氧化速率；以及  
進行一局部氧化製程，以於未覆蓋該罩幕層之該溝槽的側壁形成厚度均勻之一氧化層。
2. 如申請專利範圍第 1 項所述之改善環

- 繞溝槽側壁之氧化層的均勻度之方法，其中該離子植入製程所植入的摻質為一可抑制氧化的摻質。
3. 如申請專利範圍第 2 項所述之改善環繞溝槽側壁之氧化層的均勻度之方法，其中該可抑制氧化的摻質係擇自由氮氣、氬氣、氟氣和氫氣所組成的族群中。
4. 如申請專利範圍第 1 項所述之改善環繞溝槽側壁之氧化層的均勻度之方法，其中該離子植入製程所植入的摻質為一可加速氧化的摻質。
5. 如申請專利範圍第 4 項所述之改善環繞溝槽側壁之氧化層的均勻度之方法，其中該可加速氧化的摻質包括氧氣。
6. 如申請專利範圍第 1 項所述之改善環繞溝槽側壁之氧化層的均勻度之方法，其中該離子植入製程之傾斜角為  $(\tan^{-1}w/d) \pm 5^\circ$ 。


- 7.如申請專利範圍第6項所述之改善環繞溝槽側壁之氧化層的均勻度之方法，其中該離子植入製程之傾斜角為 $7 \sim 45^\circ$ 。
- 8.如申請專利範圍第1項所述之改善環繞溝槽側壁之氧化層的均勻度之方法，其中該離子植入製程之離子植入的能量小於200 keV。
- 9.如申請專利範圍第1項所述之改善環繞溝槽側壁之氧化層的均勻度之方法，其中該離子植入製程之離子植入的劑量介於 $1 \times 10^{12}\text{cm}^{-2}$ 和 $5 \times 10^{16}\text{cm}^{-2}$ 之間。
- 10.一種溝槽電容器的製造方法，包括：
  - 提供一單晶結構基底；
  - 於該基底中形成一溝槽，該溝槽之寬度為w；
  - 於該基底表面形成一共形的氧化矽層和一共形的罩幕層；
  - 於該罩幕層上形成一光阻層；
  - 移除部份該光阻層，使該光阻層的上表面低於該基底上表面一距離d；
  - 剝除暴露出之該罩幕層和該氧化矽層；
  - 移除該光阻層；
  - 進行一離子植入製程，使該溝槽側壁之(110)面和(100)面的該基底具有相同的氧化速率；
  - 進行一局部氧化製程，以於未覆蓋該罩幕層之該溝槽的側壁形成厚度均勻之一環形氧化層；
  - 剝除剩餘之該共形的罩幕層和該共形的氧化矽層，至暴露出該基底的表面；以及
  - 於該溝槽中暴露出之該基底處形成一下電極和一介電層。
- 11.如申請專利範圍第10項所述之溝槽

- 電容器的製造方法，其中該離子植入製程所植入的摻質為一可抑制氧化的摻質。
  - 12.如申請專利範圍第11項所述之溝槽電容器的製造方法，其中該可抑制氧化的摻質係擇自由氮氣、氬氣、氖氣和氙氣所組成的族群中。
  - 13.如申請專利範圍第10項所述之溝槽電容器的製造方法，其中該離子植入製程所植入的摻質為一可加速氧化的摻質。
  - 14.如申請專利範圍第13項所述之溝槽電容器的製造方法，其中該可加速氧化的摻質包括氧氣。
  - 15.如申請專利範圍第10項所述之溝槽電容器的製造方法，其中該離子植入製程之傾斜角為 $(\tan^{-1}w/d) \pm 5^\circ$ 。
  - 16.如申請專利範圍第15項所述之溝槽電容器的製造方法，其中該離子植入製程之傾斜角為 $7 \sim 45^\circ$ 。
  - 17.如申請專利範圍第10項所述之溝槽電容器之製造方法，其中該離子植入製程之離子植入的能量小於200 keV。
  - 18.如申請專利範圍第10項所述之溝槽電容器之製造方法，其中該離子植入製程之離子植入的劑量介於 $1 \times 10^{12}\text{cm}^{-2}$ 和 $5 \times 10^{16}\text{cm}^{-2}$ 之間。
  - 19.如申請專利範圍第10項所述之溝槽電容器之製造方法，其中該介電層係為氮氧化矽層／氧化矽層。
- 圖式簡單說明：
- 第1A圖至第1E圖係繪示根據本發明一較佳實施例之製造流程剖面圖，其係為一種將本發明之改善環繞溝槽側壁之氧化層的均勻度之方法，應用於溝槽電容器的製程中。
- 第2圖係繪示第1D圖的頂視圖。


(3)




第 1A 圖



第 1B 圖




第 1C 圖




第 1D 圖

(4)



第 1E 圖



第 2 圖